特許
J-GLOBAL ID：200903021820101092
不揮発性半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平9-232689
公開番号（公開出願番号）：特開平11-073791
出願日： 1997年08月28日
公開日（公表日）： 1999年03月16日
要約：
【要約】 (修正有)【課題】 アレイ状に配置された書換え可能な複数の不揮発性メモリセルを複数のブロックに分割構成する。【解決手段】 各ブロックを構成する不揮発性メモリセルは、各ブロックごとに電圧変換回路部とバイパス回路部とからなるビット線電圧変換手段を介して複数のビット線に接続されて構成され、前記電圧変換回路部は、複数ブロックにわたるビット線に書き込み選択電圧が印加された場合に、選択されたブロックのビット線においては第1電圧を印加して不揮発性メモリセルに書き込みを行い、非選択のブロックのビット線においては第1電圧よりも絶対値の低い第2電圧を印加し、かつ第1又は第2電圧により当該ビット線に選択電圧が印加されたことを該ビット線に接続された複数ブロックに伝達し、前記バイパス回路部は、複数ブロックにわたるビット線に読み出しのための電圧が印加された場合に、前記電圧変換回路を介さずにビット線を接続させる。
請求項（抜粋）：
アレイ状に配置された書換え可能な複数の不揮発性メモリセルが複数のブロックに分割されており、該各ブロックを構成する不揮発性メモリセルは、各ブロックごとに、電圧変換回路部とバイパス回路部とからなるビット線電圧変換手段を介して複数のビット線に接続されて構成されており、前記ビット線電圧変換手段を構成する電圧変換回路部は、複数ブロックにわたる前記ビット線に書き込みのための選択電圧が印加された場合に、書き込みを行おうとするブロックのビット線においては第1電圧を印加して該ビット線に接続された不揮発性メモリセルに書き込みを行い、書き込みを行わないブロックのビット線においては第1電圧よりも絶対値の低い第2電圧を印加し、かつ第1又は第2電圧により当該ビット線が書き込みのために選択電圧が印加されたことを該ビット線に接続された複数ブロックに伝達し、前記ビット線電圧変換手段を構成するバイパス回路部は、複数ブロックにわたる前記ビット線に読み出しのための電圧が印加された場合に、前記電圧変換回路を介さずにビット線を接続させるものであることを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 17/00 634 F
, G11C 17/00 611 F
