特許
J-GLOBAL ID：200903021825856342
レジスタ転送レベル設計支援装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-171549
公開番号（公開出願番号）：特開平7-028877
出願日： 1993年07月12日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 回路のデータパス部及びコントロール部をレイアウト上互いに独立したブロックとして設計する回路設計のレジスタ転送レベルにおいて、レイアウトを加味して回路の面積及び動作速度を精度よく推定することができ、推定と同時にレイアウトの概略を設計できるレジスタ転送レベル設計支援装置を提供する。【構成】 複数個のライブラリ推定手段10によりライブラリが与えられ、レイアウト設計方式記述手段20a〜20cにより互いに異なる複数個のレイアウト設計方式が与えられる。データパス部性能推定手段30a〜30cのそれぞれは、前記ライブラリ及びレイアウト設計方式を用いて回路のデータパス部の面積及び動作速度を推定する。フロアプラン最適化手段80は、互いに異なる複数個のブロック実現方法及びその推定結果を比較し検討することによって、回路全体の面積及び動作速度の両方を考慮したブロック形状の最適化を図る。
請求項（抜粋）：
レジスタ転送レベルにおいて、回路のデータパス部及びコントロール部をレイアウト上互いに独立したブロックとして設計する回路設計を支援するレジスタ転送レベル設計支援装置であって、それぞれが、レジスタ間の同一の演算を異なる面積及び動作速度で実現する複数個の基本回路からなる基本回路群を生成する複数個のライブラリ推定手段と、それぞれが異なるレイアウト設計方式を供給する複数個のレイアウト設計方式記述手段と、それぞれが、複数個の前記基本回路群からなるライブラリと複数個の前記レイアウト設計方式の何れかとの組み合わせをデータパスブロック実現方法として選択し、選択されたデータパスブロック実現方法に基づいて前記データパス部の面積及び動作速度を推定する複数個のデータパス部性能推定手段と、それぞれが異なるコントロールブロック実現方法に基づいて前記コントロール部の面積及び動作速度を推定する複数個のコントロール部性能推定手段と、前記回路全体の動作速度の制約に基づいて複数個の前記データパスブロック実現方法と複数個の前記コントロールブロック実現方法とを選択し、選択された複数個のデータパスブロック実現方法及び複数個のコントロールブロック実現方法に基づいて前記データパス部及びコントロール部のブロック形状の最適化を行なうフロアプラン最適化手段とを備えていることを特徴とするレジスタ転送レベル設計支援装置。
FI (2件)：
G06F 15/60 360 A
, G06F 15/60 370 K
