特許
J-GLOBAL ID：200903021830816146
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-288069
公開番号（公開出願番号）：特開平5-129228
出願日： 1991年11月01日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】 高密度化された大容量メモリや超高速ロジック等のVLSI等の製造方法に適した半導体装置の製造方法に関し、コンタクト抵抗や拡散層抵抗を低減することの容易な半導体装置の製造方法を提供することを目的とする。【構成】 半導体領域表面に拡散領域を形成する工程と、前記拡散領域上にシリコンまたは金属で構成された第1の導電体層を形成する工程と、記第1の導電体層を覆う絶縁膜を形成する工程と、前記絶縁膜に前記第1の導電体層を露出するコンタクトホールを開孔する工程と、前記コンタクトホール内の少なくとも一部において前記第1の導電体層と接し、導電性を有する物質で形成された第2の導電体層を形成する工程と、前記第2の導電体層を介して不純物をイオン注入する工程とを含む。
請求項（抜粋）：
半導体領域(11)表面に拡散領域(17)を形成する工程と、前記拡散領域(17)上にシリコンまたは金属で構成された第1の導電体層(18)を形成する工程と、前記第1の導電体層(18)を覆う絶縁膜(21)を形成する工程と、前記絶縁膜(21)に前記第1の導電体層(18)を露出するコンタクトホール(22)を開孔する工程と、前記コンタクトホール(22)内の少なくとも一部において前記第1の導電体層(18)と接し、導電性を有する物質で形成された第2の導電体層(23)を形成する工程と、前記第2の導電体層(23)を介して不純物をイオン注入する工程とを含む半導体装置の製造方法。
IPC (4件)：
H01L 21/28 301
, H01L 21/28
, H01L 21/336
, H01L 29/784
