特許

J-GLOBAL ID：200903021833191430

半導体装置の製造方法

発明者： 高橋 直
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-230453
公開番号（公開出願番号）：特開平6-077256
出願日： 1992年08月28日
公開日（公表日）： 1994年03月18日
要約：

【要約】【目的】 ヘテロ構造の半導体装置において高いゲート・ドレイン間逆耐圧を実現する。【構成】 半絶縁性基板上に、分子線エピタキシャル法によって形成されたヘテロ接合を有する多層成長層を有する半導体装置であって、前記多層成長層に形成されているInAlAsショットキー電極形成層が、V/III族の分子線量比が20〜50かつ基板温度が480°C以下で形成されることを特徴とする。

請求項（抜粋）：

半絶縁性基板上に、分子線エピタキシャル法によって形成されたヘテロ接合を有する多層成長層を有する半導体装置であって、前記多層成長層に形成されているInAlAsショットキー電極形成層を、V/III族の分子線量比が20〜50かつ基板温度が480°C以下で形成することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/338 ,  H01L 29/812 ,  C30B 23/06 ,  H01L 21/203 ,  H01L 29/48

FI (2件)：

H01L 29/80 F ,  H01L 29/80 H