特許
J-GLOBAL ID:200903021841403196

高速ライトスルー構造を有するマルチポートスタティックランダムアクセスメモリ

発明者:
出願人/特許権者:
代理人 (1件): 頓宮 孝一 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-002542
公開番号(公開出願番号):特開平6-084362
出願日: 1993年01月11日
公開日(公表日): 1994年03月25日
要約:
【要約】【目的】 マルチポートスタティックランダムアクセスメモリにおける高速ライトスルー構成を得ること。【構成】 第1のステージにおいて、書き込みパスは、書き込みアドレスデコーダ(244)と、クロック信号(CE)が接続されたANDゲート(245)と、メモリセル(200)の書き込みポート(260)及びラッチ(290)とから構成される。第2のステージにおいて、読み出しパスは、読み出しアドレスデコーダ(254)と、ラッチ(290)と、読み出しポート(270-274)及びデータ出力バッファ(225)により構成される。ライトスルーアクセス時間を最小限とするために、読み出しアドレスにより制御される非同期読み出しパスは、書き込みクロック(CE)によりトリガされる書き込みパスでインタリーブされる。
請求項(抜粋):
メモリセル(200)、ビット線(217、227)、ワード線(246、256)、読み出しポート(220)及び書き込みポート(210)を有し、これによって、読み出しに使用される上記ワード線(256)は、読み出しアドレスデコーダ(254)に接続され、書き込みに使用される上記ワード線(246)は、書き込みアドレスデコーダ(244)に接続され、クロック信号(CE)が供給されるマルチポートメモリにおいて、上記読み出しワード線(256)はスタティックであり、上記書き込みワード線(246)は、上記クロック信号(CE)によりクロックされることを特徴とするマルチポートメモリ。
IPC (2件):
G11C 11/41 ,  G11C 11/401
FI (2件):
G11C 11/34 K ,  G11C 11/34 362 G
引用特許:
審査官引用 (1件)
  • 特開平3-201293

前のページに戻る