映像信号処理システム

発明者： ,
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-337653
公開番号（公開出願番号）：特開2003-143474
出願日： 2001年11月02日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】 x画素単位で転送を行なうメモリを使用して映像信号を時計周りおよび反時計回りに90度回転する処理を従来よりも少ないラインメモリで実現しさらにテレビジョン受信機において映像入力に対しこれを静止画あるいは動画として時計周りおよび反時計回りに90度回転もしくは180度回転もしくは水平あるいは垂直方向に反転もしくはそのまま出力するなど1画面から多画面まで従来にはない多様な画面形態での高画質表示を可能にする。【解決手段】 x/2画素×x/2ラインのブロックごとに画素データの配列変換を施しこれをx画素単位で所定のメモリ空間に書き込むとともにこれをフレーム遅延させた信号とそれとプラスまたはマイナスx/2ラインずれた2つの信号との計3つの信号をx/2画素×x/2ラインのブロックごとに合成する。

請求項（抜粋）：

M画素×Nラインの映像入力を時計周りおよび反時計回りに90度回転させる映像信号処理装置において、x画素単位でデータの転送を行なうメモリと、メモリの書き込みおよび読み出しに際しメモリ空間の任意のアドレスを指定できるようアドレスを生成するメモリ制御部と、x/2画素×x/2ラインのブロックごとに画素データの配列を変換する配列変換部と、メモリに書き込まれた信号をフレーム遅延させた信号とこの遅延信号とプラスまたはマイナスx/2ラインずれた2つの信号との計3つの信号を3系統で読み出しこれらをx/2画素×x/2ラインのブロックごとに合成する合成処理部と、時計周りあるいは反時計周りに応じて変化する上記配列変換部およびメモリ制御部および合成処理部の処理を制御する制御部とを備え、映像入力信号に対しx/2画素×x/2ラインのブロックごとに画素データの配列変換を施しこれをx画素単位で所定のメモリ空間に書き込むとともにこれをフレーム遅延させた信号とこの遅延信号とプラスまたはマイナスx/2ラインずれた2つの信号との計3つの信号をメモリから読み出しこれらをx/2画素×x/2ラインのブロックごとに合成することで、より少ないラインメモリで画素データの配列変換を行ないかつ高速な回転処理を可能とした映像信号回転処理アルゴリズムおよび映像信号回転処理システム。

IPC (9件)：

H04N 5/262 , G06T 3/60 , G09G 5/00 510 , G09G 5/14 , G09G 5/36 , G09G 5/36 510 , G09G 5/377 , H04N 1/387 , H04N 5/45

FI (10件)：

H04N 5/262 , G06T 3/60 , G09G 5/00 510 S , G09G 5/14 A , G09G 5/36 510 M , H04N 1/387 , H04N 5/45 , G09G 5/36 520 K , G09G 5/36 520 L , G09G 5/36 520 E

Fターム (28件)：

5B057CA16 , 5B057CB16 , 5B057CD04 , 5B057CE08 , 5B057CH11 , 5C023AA03 , 5C023AA14 , 5C023BA11 , 5C023CA01 , 5C023DA01 , 5C025BA28 , 5C025BA30 , 5C025CA02 , 5C076AA19 , 5C076AA24 , 5C076BA03 , 5C076BA04 , 5C082AA02 , 5C082BA41 , 5C082BB15 , 5C082CA32 , 5C082CA42 , 5C082CA44 , 5C082CA46 , 5C082CA55 , 5C082CA62 , 5C082MM02 , 5C082MM05

前のページに戻る