特許
J-GLOBAL ID：200903021870695104
遅延回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317503
公開番号（公開出願番号）：特開平7-154221
出願日： 1993年11月25日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】遅延時間の電源電圧依存性を低減したアナログ遅延回路の提供。【構成】容量と信号伝達線路から成る遅延回路において、容量の一側の電極を固定電位に接続し、容量の他側の電極と信号伝達線路との間にスイッチ手段を備え、スイッチ手段が電源の電圧値に応じて容量と信号伝達線路との間の電気的な接続のオン/オフを制御する。
請求項（抜粋）：
容量と信号伝達線路から成る遅延回路において、前記容量の一側の電極を固定電位に接続し、前記容量の他側の電極と前記信号伝達線路との間にスイッチ手段を備え、前記スイッチ手段が電源の電圧値に応じて前記容量と前記信号伝達線路との間の電気的な接続のオン/オフを制御することを特徴とする遅延回路。
IPC (3件)：
H03K 5/13
, H03H 11/26
, H03K 5/151
