特許

J-GLOBAL ID：200903021878205890

半導体装置の駆動方法および半導体装置

発明者： 宮沢 芳宏
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平9-358848
公開番号（公開出願番号）：特開平10-256560
出願日： 1997年12月26日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 制御電圧に対する閾値電圧の変化率を大きくすること。また、閾値電圧を下げてメモリセルの蓄積電荷量を高めること。【解決手段】 本発明は、基板10上の埋め込み酸化膜11を介して設けられたチャネル領域と、チャネル領域と対応する埋め込み酸化膜11内でチャネル領域との間に第1ゲート酸化膜20を介して設けられている第1ゲート電極21と、チャネル領域を間として第1ゲート電極21と反対側に第2ゲート酸化膜30を介して設けられている第2ゲート電極31とを備えている半導体装置において、第1ゲート電極21または第2ゲート電極31を信号入力用とし、第2ゲート電極31または第1ゲート電極21をゲート閾値制御用として駆動する方法である。また、MOSトランジスタと容量素子とを備えるメモリセルにおいてMOSトランジスタのゲート閾値を制御するゲート閾値制御手段を備えている半導体装置でもある。

請求項（抜粋）：

基板上の絶縁膜を介して設けられた半導体層に形成されているチャネル領域と、該チャネル領域と対応する前記絶縁膜内で該チャネル領域との間に該絶縁膜による第1ゲート絶縁膜を介して設けられている第1ゲート電極と、該チャネル領域を間として前記第1ゲート電極と反対側に第2ゲート絶縁膜を介して設けられている第2ゲート電極とを備えている半導体装置において、前記第1ゲート電極または前記第2ゲート電極のうちの一方を信号入力用とし、他方をゲート閾値制御用として駆動することを特徴とする半導体装置の駆動方法。

IPC (3件)：

H01L 29/786 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 29/78 617 N ,  H01L 27/10 671 C ,  H01L 29/78 613 B ,  H01L 29/78 622