特許
J-GLOBAL ID：200903021904510117
レベル変換回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-133434
公開番号（公開出願番号）：特開平7-142990
出願日： 1994年06月15日
公開日（公表日）： 1995年06月02日
要約：
【要約】【目的】 本発明は、入力信号の相補信号が必要なく、回路のトランジスタを横切る電圧降下が入力電圧の最大値に限定される絶対値であるレベル変換回路を提供することを目的とする。【構成】 第1と第2の電圧レベル間で変化するデジタル入力信号を第1レベルと第3の電圧レベル間で変化するデジタル出力信号に変換し、DC電源の端子VDD2,VSSの間に、第1のトランジスタN2と第2のトランジスタN1の直列接続を含み、入力信号が第2のトランジスタN1の制御電極へ供給され、第1のDC電源端子VDD2と、レベル変換回路の出力端子OUT との間に負荷インピーダンスP2,P3,N2が接続され、N型の第2のトランジスタN1は反対のP型の第3のトランジスタP1の主通路と並列に接続され、第3のトランジスタP1の制御電極と第1のトランジスタN2の制御電極は一定のDCバイアス電圧が与えられていることを特徴とする。
請求項（抜粋）：
第1および第2の電圧レベルの間で変化するデジタル入力信号を前記第1の電圧レベルと第3の電圧レベルとの間で変化するデジタル出力信号に変換し、DC電源の第1および第2の端子の間に、第1のトランジスタと第2のトランジスタの主通路の直列接続を含み前記入力信号が第2のトランジスタの制御電極へ供給されるレベル変換回路において、さらに前記第1のDC電源端子と、前記直列接続に接続されている前記レベル変換回路の出力端子との間に接続された負荷インピーダンスを含み、前記第1のトランジスタと同一の第1の導電型である前記第2のトランジスタは前記第1の導電型と反対の第2の導電型の第3のトランジスタの主通路に並列に接続され、この第3のトランジスタの制御電極と前記第1のトランジスタの制御電極とは一定のDCバイアス電圧によりバイアスされていることを特徴とするレベル変換回路。
IPC (2件)：
前のページに戻る
