特許
J-GLOBAL ID:200903021907434055
電圧発生回路
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-133460
公開番号(公開出願番号):特開2002-329791
出願日: 2001年04月27日
公開日(公表日): 2002年11月15日
要約:
【要約】【課題】本発明は、半導体記憶装置に用いるのに好適な電圧発生回路において、アクティブ時およびスタンドバイ時に安定したVDC電位を発生できるようにすることを最も主要な特徴としている。【解決手段】たとえば、内部回路に所望の電圧VDCおよび電流IAを供給する、ゲート幅がWAのジャイアントトランジスタNMOSGと、内部回路に所望の電圧VDCおよび電流ISを供給する、ジャイアントトランジスタNMOSGのゲート幅WAよりも小さいゲート幅WSをもつスモールトランジスタNMOSSGとを備え、ジャイアントトランジスタNMOSGのゲート電位をVGA、スモールトランジスタNMOSSGのゲート電位をVGSとすると、VGS<VGA、かつ、WS/WA>IS/IAとなる構成とされている。
請求項(抜粋):
一方のノードが電源に接続され、他方のノードからチップの内部回路に所望の電圧VDCおよび電流IAを供給する、WAのゲート幅を有する第1のMOSトランジスタと、一方のノードが電源に接続され、他方のノードからチップの内部回路に所望の電圧VDCおよび電流ISを供給する、WSのゲート幅を有する第2のMOSトランジスタとを具備し、IA>IS、WA>WSであることを特徴とする電圧発生回路。
IPC (10件):
H01L 21/8234
, G11C 11/22 501
, G11C 11/407
, G11C 11/413
, G11C 16/06
, H01L 21/822
, H01L 21/8238
, H01L 27/04
, H01L 27/088
, H01L 27/092
FI (7件):
G11C 11/22 501 D
, H01L 27/08 102 H
, G11C 11/34 335 A
, H01L 27/04 B
, G11C 11/34 354 F
, G11C 17/00 632 Z
, H01L 27/08 321 L
Fターム (26件):
5B015HH01
, 5B015JJ00
, 5B015JJ32
, 5B015JJ37
, 5B015KB64
, 5B015KB73
, 5B025AD09
, 5B025AE00
, 5F038BB04
, 5F038BB05
, 5F038DF05
, 5F038DT12
, 5F038EZ20
, 5F048AB08
, 5F048AC10
, 5M024AA32
, 5M024AA55
, 5M024AA91
, 5M024BB29
, 5M024BB37
, 5M024FF02
, 5M024FF22
, 5M024HH09
, 5M024HH11
, 5M024PP03
, 5M024PP09
前のページに戻る