クロック発生装置

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-270158
公開番号（公開出願番号）：特開平9-114540
出願日： 1995年10月18日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】 CPUのアイドリング時間を抑制でき、システムの消費電力を低減できるクロック発生装置を実現する。【解決手段】クロック発生装置1aにCPU2からのタスク予定処理時間Tに応じたデータTD およびタスクのスタートアドレスA1 とエンドアドレスA2 を受けて、タスクの実際の実行時間t1 とタスク予定処理時間Tとを比較し、実際の実行時間t1 が予定時間Tより長い場合、クロック信号CLKの周波数を上げるUP/DOWN信号を発生し、実際の実行時間t1 が予定時間Tより短い場合、クロック信号CLKの周波数を下げるUP/DOWN信号を発生する負荷監視回路10とPLL型クロック発生器4とを設け、PLL型クロック発生器4はUP/DOWN信号に応じて、クロック信号CLKの周波数を変化させて、CPU2に供給する。

請求項（抜粋）：

クロック信号の周波数に応じた速度で処理を行う処理回路に、上記クロック信号を供給するクロック発生装置であって、上記処理回路における処理対象の予定処理時間と実際に当該処理対象が処理された実処理時間とを比較する比較手段と、上記比較手段による比較結果に応じて上記クロック信号の周波数を変化させる周波数調整手段とを有するクロック発生装置。

IPC (2件)：

G06F 1/08 , G06F 9/46 340

FI (2件)：

G06F 1/04 320 B , G06F 9/46 340 A

前のページに戻る