特許

J-GLOBAL ID：200903021938721230

電圧比較回路

発明者： 笠原 学
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願平11-035766
公開番号（公開出願番号）：特開2000-236239
出願日： 1999年02月15日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】 入力に重畳された微小ノイズが増幅して出力することを防止でき、入力オフセット電圧に対して十分大きな入力信号を出力段差動回路に加えることができる電圧比較回路を提供すること。【解決手段】 入力段差動回路1に入力される入力信号に応じてヒステリシス発生回路2においてヒステリシス電圧を発生させ、ヒステリシス電圧に対して増幅したヒステリシス電圧を出力段差動回路10に入力し、出力段段差回路10では増幅したヒステリシス電圧に応じてハイレベル、あるいはローレベルの出力電圧を、必ずヒステリシス発生回路2においてヒステリシスが発生した後に発生させる。

請求項（抜粋）：

入力段差動回路の入力電圧に応じてヒステリシス電圧を発生してヒステリシス電圧を増幅するヒステリシス発生回路と、上記ヒステリシス発生回路で発生して増幅されたヒステリシス電圧に応じてハイレベルあるいはローレベルの出力電圧を上記ヒステリシス電圧の発生後に出力する出力段差動回路と、を備えることを特徴とする電圧比較回路。