特許
J-GLOBAL ID：200903021952650370
SOI型電界効果半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-207001
公開番号（公開出願番号）：特開平6-037319
出願日： 1992年07月13日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】 ドレイン・ソース間の耐圧低下を改善して、高い電源電圧のもとでの高速動作を可能にし、併せて、装置特性の経時的な劣化を少なくする。【構成】 能動層13の両端側にあって、薄く形成された各絶縁膜16,17を介することで、ソース領域18,およびドレイン領域19としての各導電体層を対向するように形成させる。
請求項（抜粋）：
第1の導電体上に形成された第1の絶縁膜と、前記第1の絶縁膜上に選択的に形成されて能動層となる第1導電型の第1の半導体層と、前記第1の半導体層上に第2の絶縁膜を介して選択的に形成された第2の導電体と、前記第1の半導体層の両端にそれぞれ薄く形成された第3,および第4の各絶縁膜と、前記第3,および第4の各絶縁膜を介し、前記第1の半導体層の両端側に対向してそれぞれに形成された第2導電型の第3,および第4の各導電体とを、少なくとも備えて構成したことを特徴とするSOI型電界効果半導体装置。
FI (2件)：
H01L 29/78 311 S
, H01L 29/78 311 J
