特許

J-GLOBAL ID：200903021960574101

半導体記憶装置

発明者： 飛田 洋一 ,  冨上 健司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-338705
公開番号（公開出願番号）：特開平6-188387
出願日： 1992年12月18日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】 ワード線駆動用高電圧を安定化するための容量の信頼性を改善する。【構成】 高電圧を定常的に発生する昇圧回路(400)と、昇圧回路からの高電圧を選択ワード線(3)上へ伝達するワード線ドライブ回路(WDi)とを含む半導体記憶装置において、昇圧回路が発生する高電圧を安定化させるための容量を、記憶装置内の絶縁ゲート型電界効果トランジスタ(FET)と同一ゲート絶縁膜膜厚を有するFETを利用する容量性素子の直列体で構成する。

請求項（抜粋）：

行列状に配置された複数のメモリセルを含むメモリセルアレイと、各々に1行のメモリセルが接続される複数のワード線と、アドレス信号に応答して、前記複数のワード線からワード線を選択するためのワード線選択信号を発生するワード線選択手段と、第1の電源電圧ノードに印加される第1の電源電圧を昇圧して高電圧を発生する昇圧手段と、前記ワード線選択手段からのワード線選択信号に応答して、前記昇圧手段が発生する高電圧を選択されたワード線上へ伝達するためのワード線駆動手段と、前記昇圧手段の出力ノードと第2の電源電圧ノードとの間に互いに直列に接続される複数の容量性素子とを備える、半導体記憶装置。

IPC (3件)：

H01L 27/108 ,  G11C 11/407 ,  H01L 27/04

FI (3件)：

H01L 27/10 325 N ,  G11C 11/34 354 F ,  H01L 27/10 325 V