特許
J-GLOBAL ID：200903021985306772
共有メモリ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-257870
公開番号（公開出願番号）：特開平6-202894
出願日： 1992年09月28日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 共有メモリ回路への書き込み動作発生時両系同時に書き込むのではなく、自系のみ書き込み、他系は共有メモリ制御回路内部のレジスタに書き込むことを目的とする。【構成】 プロセッサ回路11と共有メモリ回路13と共有メモリ制御回路12とからなる装置において、共有メモリ制御回路12で同期/非同期書き込みを判断し、共有メモリ回路13の制御を行う。
請求項（抜粋）：
上位装置の指示に従って被制御装置を制御する複数の制御部を有し、前記制御部はプロセッサ回路と共有メモリ制御回路と共有メモリ回路とをそれぞれ含み、第一のプロセッサ回路から非同期書込み指示を受けたときには第一の共有メモリ回路にデータの書込みを指示すると共に第二の共有メモリ制御回路に前記データの格納を指示し、前記第一のプロセッサ回路から同期書込み指示を受けたときには前記第一の共有メモリ回路にデータの書込みを指示すると共に前記データおよび既に格納しているデータを第二の共有メモリ回路に書込むことを前記第二の共有メモリ制御回路に指示することを特徴とする共有メモリ制御回路。
IPC (4件)：
G06F 11/18 310
, G06F 3/06 304
, G06F 12/16 310
, G06F 13/12
