パストランジスタ回路

発明者：
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-144146
公開番号（公開出願番号）：特開2000-332595
出願日： 1999年05月25日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】複数のデータ信号を入力して、これら複数のデータ信号について所定の論理処理を行うパストランジスタ回路に関し、差動増幅器と組み合わせることにより、CMOSレベルの出力を高速で得ることができるようにする。【解決手段】プリチャージ電圧を電源電圧VDDと接地電圧VSSとの間の電圧REF(例えば、VDD/2)とし、プリチャージ期間は、CK=H、/CK=Lとし、NMOSトランジスタ73、76、79、82、85=ON、NMOSトランジスタ69、71=OFFとし、ノード74、77、80、83、86をREFにプリチャージし、動作期間は、CK=L、/CK=Hとし、NMOSトランジスタ73、76、79、82、85=OFF、NMOSトランジスタ69、71=ONとし、REFを中心に出力Dの値を変化させる。

請求項（抜粋）：

複数のデータ信号を入力して、前記複数のデータ信号について所定の論理処理を行うパストランジスタ回路であって、一端を第1の固定電圧が印加される第1の固定電圧ノードに接続し、動作期間はオン、プリチャージ期間はオフとされる第1のスイッチ手段と、前記第1のスイッチ手段の他端と出力ノードとの間に直列に接続され、所定のデータ信号がゲートに印加され、出力期待値がHレベルの場合には、前記第1のスイッチ手段の他端と前記出力ノードとの間を導通とし、出力期待値がLレベルの場合には、前記第1のスイッチ手段の他端と前記出力ノードとの間を非導通とする複数のパストランジスタを有する第1のパストランジスタ回路と、一端を前記第1の固定電圧よりも低い第2の固定電圧が印加される第2の固定電圧ノードに接続し、動作期間はオン、プリチャージ期間はオフとされる第2のスイッチ手段と、前記第2のスイッチ手段の他端と前記出力ノードとの間に直列に接続され、所定のデータ信号がゲートに印加され、出力期待値がLレベルの場合には、前記第2のスイッチ手段の他端と前記出力ノードとの間を導通とし、出力期待値がHレベルの場合には、前記第2のスイッチ手段の他端と前記出力ノードとの間を非導通とする複数のパストランジスタを有する第2のパストランジスタ回路と、プリチャージ期間に、前記第1、第2のパストランジスタ回路内のパストランジスタとパストランジスタとの接続ノード及び前記出力ノードを前記第1の固定電圧と前記第2の固定電圧との間の第3の固定電圧にプリチャージするプリチャージ回路を有していることを特徴とするパストランジスタ回路。

IPC (2件)：

H03K 19/096 , H03K 19/0948

FI (2件)：

H03K 19/096 B , H03K 19/094 B

Fターム (9件)：

5J056AA00 , 5J056BB02 , 5J056CC19 , 5J056DD13 , 5J056DD27 , 5J056EE12 , 5J056FF01 , 5J056FF06 , 5J056KK00

前のページに戻る