特許
J-GLOBAL ID：200903022021212945
半導体メモリ装置の駆動方法
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-257951
公開番号（公開出願番号）：特開平6-111567
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 待機時に、メモリセルの蓄積電極SEと基板SUBとの間のPN接合Jに印加される電圧を小さくしてリーク電流を低減する。これにより、メモリセルのデータ保持特性を向上させ、リフレッシュ間隔を長くして消費電力を低減する。【構成】 リフレッシュ動作のみを繰り返す非アクセス状態が一定時間以上続いたとき、待機時に、キャパシタCの共通電極PEに、動作時の中間電位HVccから基板バイアス電位Vbb側へ所定量だけシフトした電位を与える。
請求項（抜粋）：
MOSトランジスタとキャパシタとを直列接続してなるメモリセルを半導体基板上に有し、上記トランジスタとキャパシタとの接続点と上記基板との間にPN接合が形成されている半導体メモリ装置の駆動方法であって、上記キャパシタを構成する2つの電極のうち上記接続点の反対側に相当する電極に電源電位と接地電位との間の中間電位を与えるとともに、上記基板に基板バイアス電位を与えた状態で、動作時には上記トランジスタをオンして上記キャパシタの上記接続点側に相当する電極にデータを表す電源電位または接地電位を与える一方、待機時には上記トランジスタをオフして上記キャパシタに上記電源電位または接地電位と上記中間電位との電位差を保持させる半導体メモリ装置の駆動方法において、リフレッシュ動作のみを繰り返す非アクセス状態が一定時間以上続いたとき、待機時に、上記キャパシタの上記接続点の反対側に相当する電極に、動作時の中間電位から上記基板バイアス電位側へ所定量だけシフトした電位を与えることを特徴とする半導体メモリ装置の駆動方法。
IPC (2件)：
G11C 11/403
, H01L 27/108
G11C 11/34 363 M
, H01L 27/10 325 U
