特許

J-GLOBAL ID：200903022027466353

パワーオンリセット回路及び電源電圧検出回路

発明者： 小川 和樹
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-030449
公開番号（公開出願番号）：特開平7-239348
出願日： 1994年02月28日
公開日（公表日）： 1995年09月12日
要約：

【要約】【目的】瞬断等においてもパワーオンリセット信号を生成し、確実に半導体集積回路装置を初期セットする。【構成】パワーオンリセット回路の電源電圧検出回路1は、高電位側電源VIIを入力し、その高電位側電源VIIが予め設定された所定の電圧以上の場合にはLレベルとなる検出電圧Vr を生成し出力する。制御信号検出回路2は、制御信号CSを入力し、検出電圧Vr がLレベルの場合には制御信号CSと同様の内部制御信号CS1を出力し、検出電圧Vr がHレベルの場合にはLレベルの内部制御信号CS1を出力する。フリップフロップ回路3は、検出電圧Vr に基づいて制御信号検出回路2から出力される内部制御信号CS1をラッチしたラッチ信号L1を生成する。そして、信号合成回路4は、フリップフロップ回路3によりラッチされたラッチ信号L1と検出電圧Vr とを論理合成し、その合成したリセット信号PORを出力する。

請求項（抜粋）：

高電位側電源(VII)が供給され、制御信号(CS)に基づいて動作する内部回路をリセット信号(POR)により初期セットするパワーオンリセット回路において、前記高電位側電源(VII)を入力し、その高電位側電源(VII)が予め設定された所定の電圧以上の場合にはLレベルとなる検出電圧(Vr )を生成する電源電圧検出回路(1)と、前記制御信号(CS)を入力し、前記電源電圧検出回路(1)にて生成された検出電圧(Vr )に基づいて、該検出電圧(Vr )がLレベルの場合には前記制御信号(CS)をそのまま出力し、同検出電圧(Vr )がHレベルの場合にはLレベルの内部制御信号(CS1)を出力する制御信号検出回路(2)と、前記検出電圧(Vr )に基づいて前記制御信号検出回路(2)から出力される内部制御信号(CS1)をラッチしたラッチ信号(L1)を生成するフリップフロップ回路(3)と、前記フリップフロップ回路(3)によりラッチされた信号と前記ラッチ信号(L1)とを論理合成し、その合成したリセット信号(POR)を出力する信号合成回路(4)とを備えたことを特徴とするパワーオンリセット回路。

IPC (3件)：

G01R 19/165 ,  G06F 1/24 ,  H03K 17/22