特許

J-GLOBAL ID：200903022030737201

半導体装置の製造方法

発明者： 村谷 哲也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-154089
公開番号（公開出願番号）：特開2001-332556
出願日： 2000年05月25日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】 下地パターンの疎密を解消することで、スクライブ領域におけるCMP工程での平坦性を向上することのできる技術を提供する。【解決手段】 フォトマスクのスクライブ領域の左辺部にAパターンを配置し、右辺部にBパターンを配置し、ステップ・アンド・リピート方式による露光工程において、上記Aパターンと上記Bパターンとを多重露光することによって、半導体ウエハのスクライブ領域にダミーパターンを形成する。

請求項（抜粋）：

フォトマスクのスクライブ領域の一辺に第1のパターンを配置し、前記第1のパターンと対置する前記スクライブ領域の他辺に第2のパターンを配置し、前記第1のパターンと前記第2のパターンとを多重露光することによって、半導体ウエハのスクライブ領域にダミーパターンを形成することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3205 ,  G03F 7/22 ,  H01L 21/027 ,  H01L 21/304 622

FI (5件)：

G03F 7/22 H ,  H01L 21/304 622 X ,  H01L 21/88 S ,  H01L 21/30 514 B ,  H01L 21/30 514 A

Fターム (23件)：

5F033HH09 ,  5F033HH19 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK04 ,  5F033KK09 ,  5F033KK19 ,  5F033MM05 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ14 ,  5F033QQ37 ,  5F033QQ48 ,  5F033VV01 ,  5F033VV02 ,  5F033XX01 ,  5F046AA11 ,  5F046AA17 ,  5F046AA26 ,  5F046AA28 ,  5F046BA04 ,  5F046CB17 ,  5F046DA05