特許
J-GLOBAL ID：200903022045586498
マイクロチップ表示装置及びその装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
西脇 民雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-044548
公開番号（公開出願番号）：特開平6-325690
出願日： 1994年03月16日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 本発明は、電気的障害の克服を図ることができかつ解像度の良好なマイクロチップ表示装置およびその装置の製造方法を提供することを目的とする。【構成】 本発明によれば、カソードルミネセンスアノード(4,6)は一方の絶縁基板(2)上に形成される。一方、カソードコンダクタ(10)と、絶縁層(12)と、グリッドの形成に使用されるグリッド層(14)と、絶縁層とグリッド層との間の穴(17)と、その穴内に存在するマイクロチップス(16)は他方の絶縁基板(8)に形成される。さらに、アノードとグリッド間を流れる電流を制限するために、グリッド層(14)に薄い絶縁層(20)が形成される。この薄い絶縁層またはフィルムは、薄い電気絶縁層によるマイクロチップスとグリッド間の間に生成される電場の乱れを禁止し得る回避膜(21)と結合されている。
請求項（抜粋）：
カソードルミネセンスアノード(4,6)を保持する第一電気絶縁基板(2)と、第一電気絶縁基板(2)に臨む第二電気絶縁層基板(8)を備え、第二電気絶縁層基板(8)は、カソードコンダクタ(10,24)として機能し、電子放出源マイクロチップ(16)を保持する第1の一連の並列電極と、 前記カソードコンダクタ上の電気絶縁層(12)と、 前記絶縁層(12)上に設置され、カソードコンダクタと所定の角度をなすグリッド(14)としての第2の一連の並列電極とを保持し、マイクロチップの通路のため絶縁層(12)とグリッド(14)とに穴(17,30)が形成されたマイクロチップ表示装置において、カソードルミネセンスアノードとグリッド間に発生する電流を制限するために前記グリッド上に形成された薄い電気絶縁層(20,26)を含み、該薄い電気絶縁層はマイクロチップスに臨む穴を有し、前記薄い電気絶縁層には、前記薄い電気絶縁層によるマイクロチップスとグリッド間に生じる電界の乱れを回避する回避膜が設けられていることを特徴とするマイクロチップ表示装置。
IPC (3件)：
H01J 1/30
, H01J 9/02
, H01J 31/12
