情報処理装置およびメモリカートリッジシステム

発明者：
出願人/特許権者：
代理人 (1件)：山田義人
公報種別：公開公報
出願番号（国際出願番号）：特願2000-318944
公開番号（公開出願番号）：特開2002-132390
出願日： 2000年10月19日
公開日（公表日）： 2002年05月10日
要約：

【要約】【構成】高速プロセサ12は、メモリカートリッジに記憶されたゲームプログラムを処理する。このとき、電源制御ルーチンが実行され、チャージポンプ回路24cに含まれるキャパシタC4およびC5が充放電を繰り返す。高速プロセサ12に異常が発生し、電源制御ルーチンが適切に実行されなくなると、抵抗R10の一方端と基準電位面との電位差Vcが上昇する。この電位差Vcが閾値を超えると、電源オン/オフ制御回路24bによって安定化電圧の供給が停止され、高速プロセサ12を含むシステム全体がオフされる。【効果】メモリカートリッジの抜き取りによって高速プロセサが暴走したような場合に、内部メモリのデータが破壊されるのを防止することができる。

請求項（抜粋）：

プログラムメモリを有するメモリカートリッジの装着時に前記プログラムメモリに接続されるシステムバス、および前記システムバスに接続されるかつ前記プログラムメモリに記憶されたプログラムを処理するプロセサを備える情報処理装置において、前記プロセサの異常を検出する検出手段、および前記異常が検出されたとき前記プロセサへの電源の供給を停止する停止手段をさらに備えることを特徴とする、情報処理装置。

IPC (3件)：

G06F 1/26 , A63F 13/00 , G06F 11/30 310

FI (4件)：

A63F 13/00 A , A63F 13/00 H , G06F 11/30 310 B , G06F 1/00 334 C

Fターム (22件)：

2C001BB00 , 2C001BB07 , 2C001BC00 , 2C001BC10 , 2C001BD00 , 2C001BD06 , 2C001BD07 , 2C001CB00 , 2C001CB01 , 2C001CB05 , 2C001CC02 , 5B011DC06 , 5B011EB01 , 5B011MA01 , 5B011MB16 , 5B042GA13 , 5B042GA37 , 5B042GB05 , 5B042JJ13 , 5B042JJ21 , 5B042JJ26 , 5B042KK03

引用特許：

審査官引用 (6件)

特開平1-197847
特開平1-281541
特開平1-281541

全件表示

前のページに戻る