特許

J-GLOBAL ID：200903022072596241

電界効果トランジスタ

発明者： 中山 達峰
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-330221
公開番号（公開出願番号）：特開平9-172164
出願日： 1995年12月19日
公開日（公表日）： 1997年06月30日
要約：

【要約】【課題】 トランジスタ作製過程の加熱を伴う各処理で電流が減少する現象を抑制し、設計通りのトランジスタ特性が得られる、ヘテロ接合電界効果トランジスタを提供する。【解決手段】 InP基板101上にInAlAsバッファ層102(例えばIn組成比0.52、膜厚200nm)、InGaAs動作層103(例えばIn組成比0.53、膜厚13nm)、InAlAsスペーサー層104(例えばIn組成比0.52、膜厚3nm)、InAlAsキャリア供給層105(例えばIn組成比0.52、膜厚10nm、5×1018cm-3のSiを添加)を成長した後、例えば1周期が2分子層のInAs層106と3分子層のAlAs層107からなる超格子108(例えば15周期)を成長し、ソース109、ドレイン110の各オーミック電極とゲート111としてショットキー電極を形成する。

請求項（抜粋）：

InP基板上のInAlAs/InGaAsヘテロ接合電界効果トランジスタにおいて、InGaAs動作層より表面側に位置するInAlAsキャリア供給層の上層にInAs層及びAlAs層からなる2周期以上の超格子が配置されていることを特徴とする電界効果トランジスタ。

IPC (4件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/205

FI (2件)：

H01L 29/80 H ,  H01L 29/205