データ保持回路

発明者：
出願人/特許権者：
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平7-052985
公開番号（公開出願番号）：特開平8-249244
出願日： 1995年03月13日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】電源断あるいは瞬断が発生した場合においても、既に蓄積されているデータの破壊が発生せず、また更新するデータの消失も防止できる信頼性の高いデータ保持回路を提供する。【構成】装置の電源電圧Vccの断あるいは瞬断が発生した場合、電源レギュレータ21から出力される電源電圧V1,V2が低下する。電源電圧V1の低下は電圧低下検出器25で検出され、その検出器25から出力されたリセット信号によってNANDゲート26が閉じ、CPU22から出力されるチップセレクト信号CSROMが遮断される。コンデンサ29に充電されたメモリ用電源電圧V2aにより、NANDゲート26及びEEPROM24の動作状態が維持される。電源電圧V2aが低下していくと、電圧低下検出器30から出力されたメモリリセット信号RES2/によってEEPROM24の書き込みが禁止される。

請求項（抜粋）：

メモリ用電源電圧で動作し、チップセレクト信号によって選択され、かつメモリリセット信号によって書き込みが禁止される再書き込み可能な不揮発性のメモリと、第1の電源電圧で動作し、前記チップセレクト信号を出力して前記メモリを選択し、該メモリ内のアドレスを指定して該メモリに対するデータの読み書きを制御するメモリアクセス手段と、前記メモリアクセス手段に供給する前記第1の電源電圧の電圧低下を検出して該第1の電源電圧が一定値以下に低下したときにはリセット信号を出力する第1の電圧低下検出手段と、前記メモリ用電源電圧で動作し、前記メモリアクセス手段から出力された前記チップセレクト信号を前記メモリへ転送し、前記第1の電圧低下検出手段から出力された前記リセット信号が入力されると該チップセレクト信号を遮断する転送手段と、前記第1の電源電圧の電荷又はそれとは異なる第2の電源電圧の電荷を蓄積して前記メモリ用電源電圧を一定方向に出力し、該メモリ用電源電圧を前記メモリ及び前記転送手段に供給する電荷蓄積手段と、前記メモリ用電源電圧の電圧低下を検出して該メモリ用電源電圧が一定値以下に低下したときには前記メモリリセット信号を出力して前記メモリの書き込みを禁止する第2の電圧低下検出手段とを、備えたことを特徴とするデータ保持手段。

前のページに戻る