特許

J-GLOBAL ID：200903022073357739

半導体装置及びその製造方法

発明者： 筒井 宏彰
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 中澤 昭彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-305805
公開番号（公開出願番号）：特開平11-145486
出願日： 1997年11月07日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】実用性があり、ゲート電極の剥がれを抑制できる半導体装置及びその製造方法を提供する。【解決手段】半導体基板に、WSi膜をショットキー金属膜として、複数の金属膜が積層されたゲート電極を備えた電解効果型の半導体装置において、ゲート電極の積層された各金属膜の応力と膜厚とを掛けた数値の合計が、4.2×105dyn/cmを越えない、ことを特徴とする。

請求項（抜粋）：

半導体基板に、WSi膜をショットキー金属膜として、複数の金属膜が積層されたゲート電極を備えた電解効果型の半導体装置において、前記ゲート電極の積層された各金属膜の応力と膜厚とを掛けた数値の合計が、4.2×105dyn/cmを越えない、ことを特徴とする半導体装置。

IPC (3件)：

H01L 29/872 ,  H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/48 S ,  H01L 29/80 F