半導体の製造方法及びそのシステム

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-092754
公開番号（公開出願番号）：特開平6-310424
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】本発明は、リードタイムを短縮するとともにクリーンルームの省スペース化、歩留まりの向上を図り、さらにプロセスの拡張を容易にできる。【構成】搬送路(1) に対してリソグラフィ工程(A1 〜A7) 及び薄膜工程(B1 〜B8) が増設、交換されて半導体製造ラインが構築される。複数の半導体ウエハはカセット(3) に収納されて搬送路(1) によりリソグラフィ工程(A1 〜A7) 、薄膜工程(B1 〜B8) の間に搬送され、リソグラフィ工程(A1 〜A7) ではレジスト塗布、露光処理、現像等のリソグラフィ関連の各プロセスの処理が行われ、薄膜工程(B1 〜B8) ではエッチング処理、レジスト剥離、検査、洗浄、成膜、検査等の薄膜形成に関連する各プロセスの処理が行われる。そして、半導体製造ラインにより製造される薄膜トランジスタ製造装置の装置管理、生産管理等がコントロール室(4) において行われる。

請求項（抜粋）：

半導体製造におけるレジスト塗布等の各プロセスのうち互いに処理の関連する各プロセスを連結して複数のユニット工程を形成し、これらユニット工程を前記半導体製造の全プロセスに応じたユニット数だけ連結することを特徴とする半導体の製造方法。

IPC (5件)：

H01L 21/027 , G02F 1/136 500 , G03F 7/20 521 , G03F 7/26 , H01L 21/68

引用特許：

審査官引用 (4件)

特開平1-241840
特開平1-241840
特開昭63-066933

全件表示

前のページに戻る