特許
J-GLOBAL ID：200903022089771748
マイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-162569
公開番号（公開出願番号）：特開平9-016545
出願日： 1995年06月28日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 消費電力が少ないマイクロコンピュータの提供。【構成】 クロック入力端子10をNAND回路12、NAND回路13の各一入力端子と接続する。NAND回路12の出力端子をクロック出力端子11と接続する。ウエイト状態選択信号SW (ウエイト信号WIT)をAND 回路120 の一入力端子 (他入力端子) へ入力する。AND 回路120 の出力端子をNOR 回路23の一入力端子と接続する。発振状態選択信号SE をNOR 回路24の一入力端子へ入力し、ストップ信号STP をNOR 回路23,24 の各他入力端子へ入力する。NOR 回路23(24)の出力端子をNAND回路13(12)の他入力端子と接続する。
請求項（抜粋）：
セラミック発振子等のクロック発生回路を接続すべきクロック入力端子とクロック出力端子との間に第1ゲート回路が介装しており、クロック入力端子に入力されたクロックに基づいてCPU が動作するマイクロコンピュータにおいて、前記クロック入力端子へ入力されるクロックが、前記クロック発生回路で発生したクロックか否かを選択する発振状態選択信号を前記第1ゲート回路に与える第2ゲート回路を備え、発振状態選択信号が第1の状態の場合は、第1ゲート回路を信号伝達可能な状態に、第2の状態の場合は信号伝達不可能な状態になすべく構成してあることを特徴とするマイクロコンピュータ。
IPC (5件)：
G06F 15/78 510
, G06F 1/06
, H01L 21/82
, H01L 27/04
, H01L 21/822
G06F 15/78 510 P
, G06F 1/04 310 Z
, H01L 21/82 S
, H01L 27/04 M
