特許

J-GLOBAL ID：200903022096342038

半導体装置及びその製造方法

発明者： 内野 俊 ,  中田 眞佐美 ,  芝 健夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 高橋 明夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-062573
公開番号（公開出願番号）：特開平10-256536
出願日： 1997年03月17日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】大電流駆動能力と短チャネル効果の抑制を同時に達成できる積み上げソース・ドレイン構造を持つ半導体装置を提供すること。【解決手段】第1導電型の半導体基板1上に開口を有する第1の絶縁膜層2を、この開口内に第2の絶縁膜層3を設け、第2の絶縁膜層3上にゲート電極4を、その上に第3の絶縁膜層5を、その側壁に第4の絶縁膜層6を、さらに、ソース及びドレイン領域8を形成し、第1及び第2の絶縁膜層2、3の間の半導体基板の上部から、第3、第4の絶縁膜層5、6の上に伸びている形状の第2導電型の半導体層7を形成し、この層を、ゲルマニウム、炭素及び酸素の内の少なくとも一種の元素とシリコンを組み合わせた混晶半導体とした半導体装置。

請求項（抜粋）：

第1導電型の半導体基板上に配置された開口を有する第1の絶縁膜層と、該開口内に配置された第2の絶縁膜層と、該第2の絶縁膜層上に配置されたゲート電極と、該ゲート電極上に配置された第3の絶縁膜層と、上記ゲート電極の側壁に形成された第4の絶縁膜層と、上記第1及び第2の絶縁膜層の間の半導体基板の表面領域に配置された第2導電型のソース及びドレイン領域と、上記第1及び第2の絶縁膜層の間の半導体基板上に配置された第2導電型の半導体層とから構成される絶縁ゲート型電界効果トランジスタ並びに該絶縁ゲート型電界効果トランジスタを覆い、コンタクト孔を有する絶縁膜からなる半導体装置において、上記コンタクト孔直下の上記第3及び第4の絶縁膜層上に設けられた第2導電型の半導体層を有することを特徴とする半導体装置。