半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：尾身祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平3-297972
公開番号（公開出願番号）：特開平5-183158
出願日： 1991年10月18日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】チャネルが垂直方向に形成される縦型MOSFETを容易にかつ面積効率よく構成できるようにする。シリコン基板にトレンチを掘ることなく縦型MOSFETを形成できるようにして、基板に損傷を与えないようにする。【構成】 p型半導体基板101上に酸化膜102とソース領域となるn型拡散層103とを形成し、その上にゲート電極となる多結晶シリコン層104、酸化膜105を形成する。選択的エッチングを施して酸化膜105、多結晶シリコン層104、酸化膜102に溝を形成し、溝の側壁にゲート酸化膜106を形成する。溝内にp型多結晶シリコン層を形成し、その上部にn型不純物を拡散させて、チャネル領域となるp型領域107とドレイン領域となるn型領域108とを形成する。

請求項（抜粋）：

ソース・ドレイン領域のいずれか一方の領域となる第1導電型の第1の半導体領域と、前記第1の半導体領域上に絶縁層を介して形成され、前記第1の半導体領域上に開口が形成されているゲート電極と、前記ゲート電極の開口部の側壁に形成されたゲート絶縁膜と、前記第1の半導体領域と接するように前記開口内に形成された、チャネル領域を構成する第2の半導体領域と、前記第2の半導体領域上に形成されたソース・ドレイン領域のいずれか他方の領域となる第3の半導体領域と、を具備する半導体装置。

前のページに戻る