特許
J-GLOBAL ID：200903022103575574
液晶装置、その駆動方法及び表示システム
発明者：
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-104400
公開番号（公開出願番号）：特開平9-269511
出願日： 1996年03月29日
公開日（公表日）： 1997年10月14日
要約：
【要約】【課題】 表示特性に優れ、信頼性の高い液晶装置、その駆動方法及び表示システムを提供すること。【解決手段】 信号線に、m個ずつnブロックに分割されたアナログスイッチTFT20ー11〜20ーnmが接続される。第1の配線22ー1〜22-nはアナログスイッチTFTのゲート電極に接続されブロック選択が行われる。第2の配線24ー1〜24-mはソース領域に接続され信号線へのデータ書き込みが行われる。アナログスイッチTFTのソース領域に5V以下の入力信号を与えることでしきい値電圧のシフト量を小さくし、信頼性を向上する。アナログスイッチを上下に半数ずつ配置し、クシ歯配線にし、データドライバと走査ドライバを同一辺に実装する。1Hコモン振り反転、1H4値ゲート反転駆動を行う。またアナログスイッチTFTの突き抜け電圧△Va、△Vbを補正する。
請求項（抜粋）：
薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接するm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接するm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、異なるブロックに含まれ隣接しないn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線とを含み、前記第2の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下とすることを特徴とする液晶装置。
IPC (4件)：
G02F 1/136 500
, G02F 1/133 550
, G09G 3/36
, H01L 29/786
G02F 1/136 500
, G02F 1/133 550
, G09G 3/36
, H01L 29/78 612 C
