特許

J-GLOBAL ID：200903022106909511

電力シーケンスに依存しない静電放電保護回路

発明者： スチーヴン・ハワード・ヴォールドマン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-218396
公開番号（公開出願番号）：特開平9-121453
出願日： 1996年08月20日
公開日（公表日）： 1997年05月06日
要約：

【要約】【課題】 複数の電源レールを有するICチップにおけるESD保護回路を提供する。【解決手段】 ESD保護回路は、それぞれの電源レールをアースならびに他の電源レールに関してESDインパルスから保護する。ESD保護回路は、電力シーケンスに依存せず、そのため、ICチップの異なる電源レールに電力が加えられるとき及びそれから電力が遮断されるときのシーケンス設定に対する制限がなくなる。放電素子は、電力シーケンス設定の間、ESDインパルスは放電素子中を流れるが電源電流は流れないようにバイアス素子によって制御される。

請求項（抜粋）：

第1の電源レールと第2の電源レールを有する複数電源環境において、ESD(静電放電)インパルスに対して保護するための半導体構造であって、前記半導体構造が、前記第1の電源レールと前記第2の電源レールの間に接続されたレール間ESD保護回路を含み、前記レール間ESD保護回路は電力シーケンスに依存せず、その結果、前記レール間ESD保護回路が、前記第1の電源レールと第2の電源レールの電力シーケンス設定と関係なしに、前記第1の電源レールと前記第2の電源レールの間で前記レール間ESD保護回路を通る電源電流の流れを阻止する半導体構造。

IPC (4件)：

H02H 9/04 ,  H01L 27/04 ,  H01L 21/822 ,  H02H 7/20

FI (3件)：

H02H 9/04 B ,  H02H 7/20 F ,  H01L 27/04 H