半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-267035
公開番号（公開出願番号）：特開平11-111978
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】 LSIのスタンバイ電流を低減させ、高集積化を可能にする。【解決手段】 MOS構造においてゲート絶縁膜(15)の厚さを3nm未満とし、ゲート電極(16)をトランジスタの導電型いかんにかかわらず高濃度にドープされたp型不純物を含むシリコン膜により形成している。ダイレクトトンネリングリーク電流を減少させることができ、高集積化した場合でもスタンバイ電流を減少させることができる。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極直下に位置するチャネル形成領域の両側の基板中に形成されたソース/ドレイン領域とを備えた半導体装置において、前記ゲート絶縁膜の厚さがシリコン酸化膜換算で3nm未満で、かつ前記ゲート電極がp型不純物を含有するポリシリコン酸化膜からなることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 , H01L 21/8234 , H01L 27/088

FI (2件)：

H01L 29/78 301 G , H01L 27/08 102 C

前のページに戻る