表示装置及びこれを用いた表示システム

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-366774
公開番号（公開出願番号）：特開2003-167558
出願日： 2001年11月30日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】GPUの演算量が低減でき、1画面分の画像データを保存するための記憶装置が不要な、低消費電力の表示装置及びこれを用いた表示システムを提供する。【解決手段】記憶回路、演算処理回路及び表示処理回路を各々内蔵した画素と、任意の記憶回路に画像データを格納する機能を有した回路とから表示装置を構成する。前記表示装置と、GPUを含む画像処理装置と、から表示システムを構成する。前記表示システムにおけるGPUでの演算処理により、映像構成要素毎に画像データを形成し、各々対応する画素の記憶回路に格納する。格納された画像データは、各画素の演算処理回路により合成処理され、その後、表示処理回路において映像信号に変換する。

請求項（抜粋）：

第1の記憶回路と、第2の記憶回路と、演算処理回路と、表示処理回路と、を有する画素を複数有する表示装置であって、前記第1の記憶回路は、第1の画像データを記憶し前記演算処理回路へ出力し、前記第2の記憶回路は、第2の画像データを記憶し前記演算処理回路へ出力し、前記演算処理回路は、前記第2の画像データが既定の画像データと一致する場合は前記第1の画像データを前記表示処理回路へ出力し、前記第2の画像データが前記既定の画像データと一致しない場合は前記第2の画像データを前記表示処理回路へ出力し、前記表示処理回路は、前記演算処理回路から出力された前記第1の画像データ又は前記第2の画像データから映像信号を形成することを特徴とする表示装置。

IPC (9件)：

G09G 3/36 , G02F 1/133 550 , G09G 3/20 611 , G09G 3/20 612 , G09G 3/20 623 , G09G 3/20 624 , G09G 3/20 631 , G11C 11/401 , G11C 11/41

FI (9件)：

G09G 3/36 , G02F 1/133 550 , G09G 3/20 611 A , G09G 3/20 612 U , G09G 3/20 623 F , G09G 3/20 624 B , G09G 3/20 631 M , G11C 11/34 345 , G11C 11/34 371 K

Fターム (63件)：

2H093NA16 , 2H093NA53 , 2H093NC13 , 2H093NC15 , 2H093NC29 , 2H093NC34 , 2H093NC40 , 2H093NC49 , 2H093NC59 , 2H093ND06 , 2H093ND39 , 2H093NE01 , 5B015HH01 , 5B015HH03 , 5B015JJ03 , 5B015JJ37 , 5B015KA13 , 5B015KB91 , 5B015PP02 , 5B015QQ01 , 5C006AA02 , 5C006AA22 , 5C006AF45 , 5C006AF82 , 5C006BB16 , 5C006BC06 , 5C006BC12 , 5C006BC20 , 5C006BF01 , 5C006BF26 , 5C006BF34 , 5C006EB05 , 5C006FA47 , 5C080AA10 , 5C080BB05 , 5C080CC03 , 5C080DD24 , 5C080DD26 , 5C080EE29 , 5C080FF11 , 5C080GG12 , 5C080JJ01 , 5C080JJ02 , 5C080JJ03 , 5C080JJ05 , 5C080JJ06 , 5C080KK02 , 5C080KK07 , 5C080KK43 , 5C080KK47 , 5M024AA04 , 5M024AA54 , 5M024BB02 , 5M024BB35 , 5M024BB36 , 5M024KK24 , 5M024LL20 , 5M024PP01 , 5M024PP02 , 5M024PP03 , 5M024PP05 , 5M024PP07 , 5M024PP10

前のページに戻る