特許
J-GLOBAL ID：200903022130567761
半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-273326
公開番号（公開出願番号）：特開平8-138390
出願日： 1994年11月08日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】フラッシュメモリのトンネル絶縁膜のストレス試験時間の短縮化を図る。【構成】全メモリセルを同時に選択できる信号を、書き込み時の条件と消去時の条件で必要な電圧を外部から印加し、これを全メモリセルに同時に印加する手段を設ける。【効果】全メモリセルを同時に選択し、かつ書き込み時の条件の電圧と消去時の条件の電圧とを交互に印加することができるため、試験時間を大幅に短縮できる。
請求項（抜粋）：
フローティングゲートを備え、前記フローティングゲートへの電荷の注入又は放出で記憶状態を異ならせるメモリセルを有する半導体記憶装置において、前記半導体記憶装置に対して前記メモリセルの前記フローティングゲートへの電荷の注入又は放出をさせる電圧を外部より印加する手段と、チップ上全ての前記メモリセルに前記外部より印加された電圧が印加されるように前記全てのメモリセルを選択する手段とを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 16/06
, G11C 29/00 303
