特許

J-GLOBAL ID：200903022136516174

エッジ構造を備えた半導体装置の製造方法

発明者： マーク、アー.ガジャ ,  マイケル、アー.アー.イント、ザント ,  アーウィン、アー.ヒーゼン
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (6件)： 吉武 賢次 ,  玉真 正美 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2003-525915
公開番号（公開出願番号）：特表2005-502204
出願日： 2002年07月23日
公開日（公表日）： 2005年01月20日
要約：

セル型パワーMOSFETまたはその他の半導体装置において、アクティブデバイスエリア(120)の周囲を横切る幅の広い配線は、複数の幅の狭い導電性フィンガー(111)によって置き換えられる。フィンガー(111)は、次の通り、配線の下側に要求されるドープされたエッジ領域(50)を設ける際に使用される。ドーパントは、フィンガー(111)の間でフィンガー(111)の近くのスペース(112)に注入され、フィンガー(111)の下で、フィンガー(111)の間のスペース(112)に広がる単一の連続領域(15a)を形成するため拡散される。このドープされたエッジ領域は、例えば、パワーMOSFETのエッジ終端にある深いガードリングでもよく、または、チャネル収容領域の拡張部分でもよい。MOSFETのトレンチゲート回路(11)は、導電性フィンガー(111)によってゲート接合パッドおよびフィールドプレート(114)の少なくとも一方に接続され得る。

請求項（抜粋）：

装置のアクティブエリアのエッジ領域を越えて広がる導電性配線を含む半導体装置を製造する方法であって、 前記配線は電気的に並列の導電性フィンガーを含み、 前記エッジ領域が設けられるエリアの上に前記フィンガーを形成するステップ(a)と、 その後、前記フィンガーの間のスペースを介して前記エッジ領域のための第1導電型のドーパントを注入するステップ(b)と、 前記フィンガーの下側、および、前記フィンガーの間の前記スペースの下側に延びる前記第1導電型の少なくとも実質的に連続した領域として前記エッジ領域を形成するように、前記ドーパントを拡散するステップ(c)と、 を有する、方法。

IPC (1件)：

H01L29/78

FI (5件)：

H01L29/78 652N ,  H01L29/78 652D ,  H01L29/78 652P ,  H01L29/78 652Q ,  H01L29/78 653A