特許

J-GLOBAL ID：200903022147458605

半導体集積回路

発明者： 林 智規 ,  篠▲崎▼ 直治 ,  富田 浩由
出願人/特許権者： 富士通株式会社
代理人 (1件)： 古谷 史旺 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-169752
公開番号（公開出願番号）：特開2001-006396
出願日： 1999年06月16日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 本発明は、外部とのデータの受け渡しを直列データで行い、メモリセルへのデータの読み書きを並列データで行う半導体集積回路に関し、動作試験を高速に行い、試験コストを低減することを目的とする。本発明の別の目的は、試験コストを低減すること【解決手段】 外部から供給される直列データを並列データに変換する入力変換部42と、並列データの各データをそれぞれ書き込む複数のメモリセル領域16a、16bと、各メモリセル領域16a、16bから読み出されるデータにより生成される並列データを直列データに変換する出力変換部44とを備えた半導体集積回路において、試験モード時に、各メモリセル領域16a、16bから読み出される並列データを論理演算する演算部56を備えたことを特徴とする。

請求項（抜粋）：

外部から供給される直列データを並列データに変換する入力変換部と、前記並列データの各データをそれぞれ書き込む複数のメモリセル領域と、前記各メモリセル領域から読み出されるデータにより生成される並列データを直列データに変換する出力変換部とを備えた半導体集積回路において、試験モード時に、前記各メモリセル領域から読み出される前記並列データを論理演算する演算部を備えたことを特徴とする半導体集積回路。

IPC (4件)：

G11C 29/00 671 ,  G11C 11/407 ,  G11C 11/401 ,  H01L 27/10 481

FI (4件)：

G11C 29/00 671 R ,  H01L 27/10 481 ,  G11C 11/34 362 S ,  G11C 11/34 371 A

Fターム (13件)：

5B024AA15 ,  5B024BA21 ,  5B024BA29 ,  5B024CA07 ,  5B024CA15 ,  5B024EA02 ,  5B024EA04 ,  5F083AD00 ,  5F083ZA20 ,  5L106AA01 ,  5L106DD01 ,  5L106DD06 ,  5L106GG03