特許
J-GLOBAL ID：200903022162920935
リアセンブリ手段、サーキットエミュレーションサービス装置及びATM同期制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-157185
公開番号（公開出願番号）：特開2002-354027
出願日： 2001年05月25日
公開日（公表日）： 2002年12月06日
要約：
【要約】【課題】 STMデータストリームの送信元が複数ある場合に、読み出しクロックを正常に再生する。【解決手段】 ATM通信システム1のCES装置10-mにおいて、リアセンブリバッファメモリ12-2に、同一出力回線に対する各コネクションのATMセルが蓄積されるとともに、PLO制御部12-6で各コネクションごとの蓄積量が計上される。その後、PLO制御部12-6において、各コネクションの蓄積量にもとづき読み出しクロックの周波数が算出され、PLO12-5において読み出しクロックが再生されて、この読み出しクロックによりリアセンブリバッファメモリ12-2からデータが読み出されSTMネットワーク30へ送出される。
請求項（抜粋）：
ATMネットワークから各コネクションのATMセルを受信してAAL1を終端するAAL1終端部と、このAAL1終端部から受けた前記ATMセルのAAL1ペイロードデータを蓄積する共有かつ遅延吸収用のリアセンブリバッファメモリとを有するリアセンブリ手段であって、前記リアセンブリバッファメモリに蓄積された前記AAL1ペイロードデータの蓄積量を前記コネクションごとに計上する蓄積量計上部と、前記蓄積量の目標値を前記コネクションごとに保持する目標値管理部と、前記蓄積量計上部から前記蓄積量を、また前記目標値管理部から前記目標値をそれぞれ入力し、これら蓄積量及び目標値にもとづき読み出しクロックの周波数を計算するクロック算出部と、このクロック算出部で計算された周波数にもとづき前記読み出しクロックを再生するクロック再生部と、このクロック再生部で再生された前記読み出しクロックにより前記リアセンブリバッファメモリから前記AAL1ペイロードデータを読み出すデータ読出部とを有したことを特徴とするリアセンブリ手段。
IPC (5件)：
H04L 12/56 200
, H04L 12/56 300
, H04J 3/00
, H04L 7/00
, H04L 12/66
H04L 12/56 200 Z
, H04L 12/56 300 A
, H04J 3/00 U
, H04L 7/00 A
, H04L 12/66 C
5K028AA06
, 5K028AA14
, 5K028BB01
, 5K028EE05
, 5K028NN01
, 5K028RR03
, 5K028SS26
, 5K030GA11
, 5K030HA02
, 5K030HA10
, 5K030HD01
, 5K030JA06
, 5K030KA21
, 5K030MA13
, 5K030MB15
, 5K047AA11
, 5K047AA15
, 5K047BB16
, 5K047HH01
, 5K047LL01
, 5K047MM26
