半導体装置の製造方法及び半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：高橋敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-291013
公開番号（公開出願番号）：特開2003-100866
出願日： 2001年09月25日
公開日（公表日）： 2003年04月04日
要約：

【要約】 (修正有)【課題】低誘電率多孔質絶縁材料が、開口エッチングの際にエッチング雰囲気に曝され、露出表面に微小な凹凸が発生することを防止する。【解決手段】下層配線が形成された基板上に、拡散バリア膜30、多孔質材料からなるビア層絶縁膜31、下側エッチングストッパ膜32、上側エッチングストッパ膜33、多孔質材料からなる配線層絶縁膜34、キャップ層35、ハードマスクとを順に成膜する。ハードマスクに配線溝パターンを形成後、レジストパターンをマスクとして配線層絶縁膜34の上面からビア層絶縁膜31の中間までエッチングし、ビアホール42を途中の深さまで開口する。レジストパターンを除去後、ハードマスク36をマスクとし上側エッチングストッパ膜33と拡散バリア膜30をエッチングストッパとして、配線溝43を形成すると同時にビアホール42を開口する。ビアホール底面の拡散バリア30をエッチング除去する。

請求項（抜粋）：

半導体素子が形成され、一部に導電性領域が露出している基板の表面上に、絶縁材料からなる第1の膜を形成する工程と、前記第1の膜の上に、絶縁材料からなるビア層絶縁膜を形成する工程と、前記ビア層絶縁膜の上に、絶縁材料からなる第2の膜を形成する工程と、前記第2の膜の上に、絶縁材料からなる第3の膜を形成する工程と、前記第3の膜の上に、絶縁材料からなる配線層絶縁膜を形成する工程と、前記配線層絶縁膜の上面から前記第3の膜の上面まで達する配線溝、及び該配線溝の底面の一部に、前記第1の膜の上面まで達するビアホールを形成する工程であって、該ビアホールは、前記導電性領域と部分的に重なる位置に配置され、該配線溝の形成は、前記第3の膜に対して前記配線層絶縁膜を選択的にエッチングする条件で該配線層絶縁膜をエッチングすることにより行う工程と、前記第2の膜に対して前記第3の膜を選択的にエッチングする条件で、前記配線溝の底面に露出した前記第3の膜、及び前記ビアホールの底面に露出した第1の膜を除去する工程と、前記ビアホール及び配線溝内に、導電材料からなる配線を埋め込む工程とを有する半導体装置の製造方法。

IPC (2件)：

H01L 21/768 , H01L 21/28

FI (3件)：

H01L 21/28 L , H01L 21/90 A , H01L 21/90 C

Fターム (46件)：

4M104AA01 , 4M104BB30 , 4M104BB32 , 4M104DD15 , 4M104DD17 , 4M104DD19 , 4M104EE12 , 5F033HH08 , 5F033HH11 , 5F033HH32 , 5F033HH33 , 5F033JJ01 , 5F033JJ08 , 5F033JJ11 , 5F033JJ19 , 5F033JJ32 , 5F033JJ33 , 5F033KK03 , 5F033KK08 , 5F033KK11 , 5F033KK32 , 5F033KK33 , 5F033MM01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP27 , 5F033QQ09 , 5F033QQ10 , 5F033QQ13 , 5F033QQ25 , 5F033QQ28 , 5F033QQ35 , 5F033QQ37 , 5F033QQ48 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR14 , 5F033RR29 , 5F033SS02 , 5F033SS15 , 5F033SS22

引用特許：

審査官引用 (1件)

半導体集積回路装置およびその製造方法
公報種別：公開公報出願番号：特願2001-244152 出願人：株式会社日立製作所

前のページに戻る