特許

J-GLOBAL ID：200903022169504120

演算ネットワーク装置

発明者： 島津 恭明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-235640
公開番号（公開出願番号）：特開平11-085463
出願日： 1997年09月01日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 CPUまたはコントローラを介在させること無しに、データの設定時間を速くし、総合的な演算処理時間を速くし、演算処理モードを連続して変更するための演算ネットワーク装置を得る。【解決手段】 入力メモリに演算処理データと演算処理モード制御データを同時に格納し、制御ビットにて演算処理モード制御データを区別して、演算処理モード制御データを設定する。

請求項（抜粋）：

複数の演算器と、この演算器で演算する演算処理データであるのか演算器のモードを設定する演算処理モード制御データであるのかを示すためにそれぞれのデータに付加された識別制御ビットを解読するデコーダ回路と、このデコーダ回路の出力により演算処理モード制御データの場合には演算処理に必要な制御データを設定する制御レジスタ群と、次の演算処理に必要な演算処理モード制御データを出力する回路を備えたことを特徴とする演算ネットワーク装置。