特許

J-GLOBAL ID：200903022196750940

半導体記憶装置及び該装置のデータ読出し方法

発明者： 原 浩司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-232580
公開番号（公開出願番号）：特開平11-073784
出願日： 1997年08月28日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】 書込みまたは消去の動作中でもその動作中の当該アドレスに対する読出し動作を可能にし、書込みまたは消去の動作の終了を待たずとも書込みまたは消去の当該アドレスに対する読出しを行い、読出し動作の高速化を図る。【解決手段】 書込みまたは消去の動作開始時点に、レジスタ制御回路10を用いて、予め書込みアドレスや消去ブロック内アドレスのデータとアドレスを読出しレジスタ11に貯えて置くことにより、若しも、書込みまたは消去の動作中に当該動作アドレスに対する読出し動作が起きたら、その時点で前述の貯えたデータをもって、書込みまたは消去中のデータ出力の代りをするようにレジスタ制御回路10で制御する。

請求項（抜粋）：

ブロック単位でデータ消去が行われるフラッシュメモリ部を備えた半導体記憶装置において、データ格納部と、アドレス格納部と、データの書込み動作状態中か否かおよび消去動作状態中か否かを示すフラグを格納する書込み・消去状態フラグ部と、から構成される読出しレジスタを含むレジスタ部と、通常時に前記レジスタ部を制御して読出し、書込み及び制御を行う読出し・書込み・消去制御回路と、書込みまたは消去の動作中に当該動作対象アドレスへの読出しがあった場合に前記読出しレジスタからデータを出力させるレジスタ制御回路と、から構成される制御回路部と、を備えたことを特徴とする半導体記憶装置。