特許

J-GLOBAL ID：200903022200489186

多機能半導体デバイス

発明者： ハーバート・ゴロンキン ,  ロバート・ティー・スミス ,  エックス・セオドア・ズー
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-154570
公開番号（公開出願番号）：特開平6-097461
出願日： 1993年06月02日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 ゲート電極17の下に3つの垂直積層チャネル12,14,16を有する多機能半導体デバイスが提供される。【構成】 チャネル12,14,16はワイド・バンドギャップ・バッファ層11の上に形成されており、各チャネルはソース/ドレイン電極21〜26に結合されており、これら電極はゲート電極17をはさんで両側に対置する形で形成されている。いちばん上部のチャネル16は、ワイド・バンドギャップ半導体材料のキャップ層18によってゲート電極17から分離されて隔てられている。チャネル12,14,16はワイド・バンドギャップ障壁層13,15によって互いに分離されている。

請求項（抜粋）：

多機能半導体デバイスであって、前記デバイスは:上部表面を有する多層半導体基板(10〜16,18);前記上部表面の上に形成されたゲート電極(17);前記ゲート電極(17)の下にある第1チャネル(16)、前記第1チャネル(16)に結合された第1ソース電極(23)、および前記第1チャネルに結合された第1ドレイン電極(24)を有する第1電解効果トランジスタ(FET)であって、前記第1チャネル(16)は、前記ゲート電極(17)の下にあって分離されて隔てられており、前記第1ドレイン電極(24)および前記第1ソース電極(23)は前記ゲート電極(17)をはさんで両側に対置して形成されている第1電解効果トランジスタ(FET);前記第1チャネル(16)の下にある第2チャネル(14)、前記第2チャネル(14)に結合された第2ソース電極(22)、および前記第2チャネル(14)に結合された第2ドレイン電極(25)を有する第2FETであって、前記第2チャネル(14)は前記第1チャネル(16)の下にあって分離されて隔てられており、前記第2ドレイン電極(25)および前記第2ソース電極(22)は前記ゲート電極(17)をはさんで両側に対置して形成されている第2FET;および前記第2チャネル(14)の下にある第3チャネル(12)、前記第3チャネル(12)に結合された第3ソース電極(21)、および前記第3チャネル(12)に結合された第3ドレイン電極(26)を有する第3FETであって、前記第3チャネル(12)は前記第2チャネル(14)の下にあって分離されて隔てられており、前記第3ドレイン電極(26)および前記第3ソース電極(21)は前記ゲート電極(17)をはさんで両側に対置して形成されることを特徴とし、また前記第1チャネル(16)はエネルギーEe1を持つ第1量子化電子状態を有し、前記第3チャネル(12)はエネルギーEe2を持つ第1量子化電子状態を有し、また前記第2チャネル(14)はεh を持つ第1量子化正孔状態を有して、ゼロ・バイアスが前記ゲート電極にかけられた場合に、Ee1>εh およびEe2>εh となることを特徴とする第3FET;によって構成されることを特徴とする多機能半導体デバイス。

IPC (2件)：

H01L 29/804 ,  H01L 27/095

FI (2件)：

H01L 29/80 A ,  H01L 29/80 E