特許
J-GLOBAL ID：200903022212638284
セラミック多層基板の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-253662
公開番号（公開出願番号）：特開平7-086747
出願日： 1993年09月17日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 バイア電極形成工程を含むセラミック多層基板の製造方法を提供すること。【構成】 表面に離型処理を施したフイルム1上に凸状導体3を形成し(図1工程A,B)、続いてスラリ-5を塗工した後乾燥し(同工程C,D)、凸状導体3を埋め込んでバイア電極7を形成したグリ-ンシ-ト6を作製する(同工程E)。次に、上記バイア電極7と電気的に接続するための配線8をグリ-ンシ-ト6上に印刷し(同工程F)、該グリ-ンシ-ト6をフイルム1より剥離した後、バイア電極7aを有する他のグリ-ンシ-ト9を積層し(同工程G)、プレス、脱バインダ-、焼成してセラミック多層基板を製造する。【効果】 従来法におけるバイアホ-ルを形成してバイア電極を印刷、充填する工程がなくなり、バイア電極の数の増加に影響されることがないので、従来法に比して簡単な工程であって作業時間が短縮でき、しかもグリ-ンシ-トの厚さに制限されることなく、小径で微細なピッチのバイアを形成することができる。
請求項（抜粋）：
(1)表面に離型処理を施したフイルム上に凸状導体を形成する工程、(2)前記凸状導体を形成したフイルム上にスラリ-を塗工した後乾燥し、該凸状導体を埋め込んでバイア電極を形成したグリ-ンシ-トを作製する工程、(3)前記バイア電極と電気的に接続するための配線をグリ-ンシ-ト上に印刷し、積層、プレス、脱バインダ-、焼成する工程、を含むことを特徴とするセラミック多層基板の製造方法。
IPC (2件)：
FI (2件)：
H01L 23/12 D
, H01L 23/12 N
