特許

J-GLOBAL ID：200903022226261396

半導体装置およびその製造方法

発明者： 坂井 弘之 ,  柁谷 敦宏 ,  小川 久
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-201017
公開番号（公開出願番号）：特開平9-051038
出願日： 1995年08月07日
公開日（公表日）： 1997年02月18日
要約：

【要約】【課題】 DRAMの冗長ヒューズ上の膜厚制御を均一性よく非常に簡便な方法で実現する。【解決手段】 冗長ヒューズ部28b上にセルプレート31aと同一工程でエッチングストッパとなるポリシリコン31bを形成する。このポリシリコン31bをエッチングストッパとして冗長ヒューズ部28b上の窒化シリコン膜36、酸化膜34、酸化膜32を連続してエッチングする。つぎに、ポリシリコン31bをエッチングする。

請求項（抜粋）：

半導体基板と、この半導体基板上に形成されたメモリセルと、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成されて不良メモリセルを救済する冗長ヒューズと、前記冗長ヒューズを覆うように形成された第2の絶縁膜と、前記第2の絶縁膜上に形成され前記冗長ヒューズの真上位置に前記冗長ヒューズの幅より広幅で前記第2の絶縁膜の表面にまで達する開口部を有する第3の絶縁膜と、前記第3の絶縁膜の開口部の底部内周縁に環状に残置された導電体とを備えた半導体装置。

IPC (4件)：

H01L 21/82 ,  G11C 29/00 301 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

H01L 21/82 F ,  G11C 29/00 301 B ,  H01L 21/82 R ,  H01L 27/10 681 F ,  H01L 27/10 691