特許

J-GLOBAL ID：200903022235473614

半導体装置の製造方法

発明者： 中野 元雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 中島 洋治 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-275104
公開番号（公開出願番号）：特開平5-114612
出願日： 1991年10月23日
公開日（公表日）： 1993年05月07日
要約：

【要約】【目的】 半導体,絶縁体,あるいは半導体と絶縁体との積層体から成る基板に形成された空洞部に,金属あるいは半導体を埋め込む方法に関し,径が微細で高アスペクト比の開口部を有する複雑な形状の空洞部に充分に金属あるいは半導体を埋め込むことができるようにする。【構成】 半導体,絶縁体,あるいは半導体と絶縁体との積層体から成る基板11に,縦穴型開口部12を形成する。基板11表面に金属あるいは半導体から成る充填物質13を堆積する。充填物質13をパターニングして,縦穴型開口部12の周囲に,縦穴型開口部12の容積とほぼ等しい体積の量だけ残し,他の部分を除去する。高密度エネルギービームを照射し,充填物質13を溶融液化させて,縦穴型開口部12内に埋め込む。

請求項（抜粋）：

半導体層表面に形成された上層ゲート電極および半導体層中に形成された下層ゲート電極を有する超薄膜電界効果トランジスタの製造方法であって,半導体層に互いに隣接する2つの縦穴型開口部を形成する工程と,半導体層中に,前記2つの縦穴型開口部間を接続する横穴部を形成する工程と,半導体層表面,並びに前記2つの縦穴型開口部および横穴部から成る空洞部の内面にゲート酸化膜を形成する工程と,半導体層の表面にゲート材料を堆積する工程と,該ゲート材料をパターニングして,前記2つの縦穴型開口部の周囲に,2つの縦穴型開口部および横穴部から成る空洞部の容積とほぼ等しい体積の量だけ残し,他の部分を除去する工程と,高密度エネルギービームを照射して,ゲート材料を溶融液化させて,前記2つの縦穴型開口部および横穴部から成る空洞部に埋め込んで,下層ゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/268 ,  H01L 21/28 ,  H01L 21/28 301