特許

J-GLOBAL ID：200903022238491249

半導体装置の製造方法

発明者： 青山 亨
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平9-023606
公開番号（公開出願番号）：特開平10-223537
出願日： 1997年02月06日
公開日（公表日）： 1998年08月21日
要約：

【要約】【目的】 厚く選択成長層を形成できるようにする。SiGeのエピタキシャル成長時の凝集を防止して、欠陥のないSiGe層を形成しうるようにする。【構成】 UHV-CVD装置内に(a)図に示す被成長基板を装着し、基板温度を650°Cとして、ジシランを照射し、酸化膜2上にSiクラスタが形成される前に照射を終了して塩素を照射して酸化膜2上のSi原子を除去する。これを繰り返してSiエピタキシャル層3を形成する(b)。基板温度を550°Cまで下げて、ジシラン及びゲルマンの照射と、塩素の照射を繰り返してSiGeエピタキシャル層4を形成する(c)。基板温度を550°Cのまま、ジシランを照射してSiカバー層5を形成する(d)。基板温度を650°Cに昇温し、(b)図の工程と同様にしてSiエピタキシャル層3を形成する(e)。以下同様にエピタキシャル成長を繰り返してSi/SiGe超格子構造を形成する(f)。

請求項（抜粋）：

部分的に絶縁膜にて被覆された単結晶シリコン上に、シリコンエピタキシャル層、若しくは、交互にシリコンエピタキシャル層とゲルマニウムを含むシリコンエピタキシャル層とが積層された超格子構造を選択的に形成する方法であって、エピタキシャル層を成長材料ガスを照射する成長過程と塩素を含むガスを照射するエッチング過程とを交互に繰り返すことによって形成する半導体装置の製造方法において、成長過程の時間を、成長過程のみを連続的に行った場合に選択性が崩れるまでの時間の1/3以下にすることを特徴とする半導体装置の製造方法。