特許

J-GLOBAL ID：200903022265188728

薄膜トランジスタを有する半導体メモリ装置およびその製造方法

発明者： 岡本 裕
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-045482
公開番号（公開出願番号）：特開平6-260615
出願日： 1993年03月05日
公開日（公表日）： 1994年09月16日
要約：

【要約】【目的】 しきい値電圧の変動や配線抵抗の増大を引き起こすことなく、しかもメモリセル領域を大きくすることなく、ソフトエラー耐性の向上を図ることができるTFTを有する半導体メモリ装置を提供すること。【構成】 薄膜トランジスタTFTのゲート電極となる第2導電層18が、TFTのチャネル部に実質的に対応する部分40で比較的低抵抗であり、駆動トランジスタQ1 ,Q2 のゲート電極と成る第1導電層12との接続部近傍部分で比較的高抵抗である。TFTのゲート電極となる第2導電層18を成膜した後、この導電層18に対して、まず低濃度の不純物をドープし、その後、少なくとも導電層におけるTFTのチャネル部に実質的に対応する部分40に、比較的高濃度の不純物を選択的にドープする。低濃度の不純物ドープは、イオン注入法によりなされ、イオン注入時のドーズ量が1×1013cm-2〜2×1014cm-2であることが好ましい。

請求項（抜粋）：

薄膜トランジスタが負荷トランジスタとして用いられるSRAM型半導体メモリ装置であって、薄膜トランジスタのゲート電極となる導電層が、少なくとも薄膜トランジスタのチャネル部に実質的に対応する部分で比較的低抵抗であり、駆動トランジスタのゲート電極との接続部近傍部分で比較的高抵抗である薄膜トランジスタを有する半導体メモリ装置。

IPC (3件)：

H01L 27/11 ,  H01L 21/265 ,  H01L 29/784

FI (3件)：

H01L 27/10 381 ,  H01L 21/265 W ,  H01L 29/78 311 C