特許

J-GLOBAL ID：200903022270813673

半導体装置の製造方法

発明者： 上田 多加志
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-191743
公開番号（公開出願番号）：特開平10-041381
出願日： 1996年07月22日
公開日（公表日）： 1998年02月13日
要約：

【要約】【課題】 SOI構造基板で、膜厚が均一であるSOI層においては、バイポーラトランジスタの構造上薄膜化に限界があり、MOSトランジスタの低消費電力化、高速化には寄与できなかった。【解決手段】 表面上に埋め込み酸化膜2を介してSOI層3が形成されているシリコン基板1の、所定の領域の表面を露出させる。次に、表面全体がSOI層3表面より高くなるように、全面にアモルファスシリコン膜7を形成し、熱処理により、再結晶シリコン膜8を形成する。次に、全面SOG膜9を形成した後、異方性エッチングによるエッチバックを行い、SOI領域上のSOG膜9を除去する。次に、残ったSOG膜9をマスクに、残ったSOG膜9下の再結晶シリコン膜8表面と上記SOI領域上の再結晶シリコン膜8表面を同一面上に位置するように、再結晶シリコン膜8をエッチングする。

請求項（抜粋）：

SOI層領域とバルクシリコン領域とを有する基板を備えた半導体装置の製造方法において、表面上に絶縁膜を介して第1単結晶シリコン層が形成されているシリコン基板の、所定の領域の表面を露出させる工程と、表面全体が上記第1単結晶シリコン層表面より高くなるように、全面に第2単結晶シリコン層を形成する工程と、全面に平坦化膜を形成した後、異方性エッチングによるエッチバックを行い、SOI領域上の上記平坦化膜を除去する工程と、上記残った平坦化膜をマスクに、該残った平坦化膜下の第2単結晶シリコン層表面と上記SOI領域上の第2単結晶シリコン層表面を同一面上に位置するように、上記第2単結晶シリコン層をエッチングする工程とを有することを特徴とする、半導体装置の製造方法。

IPC (2件)：

H01L 21/762 ,  H01L 27/12

FI (2件)：

H01L 21/76 D ,  H01L 27/12 F

引用特許：

審査官引用 (3件)

• 特開平3-082138
  
• 特開平3-034347
  
• 特開昭58-192346