特許

J-GLOBAL ID：200903022304718896

薄膜集積回路

発明者： 鈴木 公平
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-012380
公開番号（公開出願番号）：特開平7-202218
出願日： 1984年09月27日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】ゲート電極とソース電極(ドレイン電極)とのオーバーラップ部に起因する問題を招かずに、薄膜トランジスタの各電極の位置合せを高精度に行なうことができる薄膜集積回路を提供すること。【構成】絶縁性基板1上に複数の薄膜絶縁ゲート型電界効果トランジスタを形成してなる薄膜集積回路において、複数の薄膜絶縁ゲート型電界効果トランジスタの配列方向として、同一のフォトマスクにより同時に形成される領域内の薄膜絶縁ゲート型トランジスタのそれぞれのチャネル幅方向を前記領域の長辺方向に一致させ、それぞれのチャネル長方向を前記領域の短辺方向に一致させることを特徴とする。

請求項（抜粋）：

絶縁性基板上に複数の薄膜絶縁ゲート型電界効果トランジスタを形成してなる薄膜集積回路において、前記複数の薄膜絶縁ゲート型電界効果トランジスタの配列方向として、同一のフォトマスクにより同時に形成される領域内の複数の薄膜絶縁ゲート型トランジスタのそれぞれのチャネル幅方向を前記領域の長辺方向に一致させ、それぞれのチャネル長方向を前記領域の短辺方向に一致させたことを特徴とする薄膜集積回路。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 29/78 311 Z ,  H01L 29/78 311 C

引用特許：

審査官引用 (4件)

• 特開昭59-094459
  
• 特開昭56-138967
  
• 特開昭59-165088
  
• 特開昭59-061818