特許
J-GLOBAL ID:200903022305764395

論理回路検証方式

発明者:
出願人/特許権者:
代理人 (1件): 則近 憲佑
公報種別:公開公報
出願番号(国際出願番号):特願平5-195706
公開番号(公開出願番号):特開平7-049887
出願日: 1993年08月06日
公開日(公表日): 1995年02月21日
要約:
【要約】【構成】本発明は、このような従来の事情を鑑みてなされたものであり、第1の発明の目的は、動作検証項目を考えた時点で、入力信号,出力信号及び内部信号間の依存関係を部分的に表現し、入力テストパターン及びシミュレーション結果或いは入力テストパターン及び期待値に対して、信号間の信号値の変化関係が満たされているかを調べることにより効率的に動作確認を行える論理回路検証システムを提供することにある。また、第2の発明の目的は、シミュレーション結果同士、或いは、シミュレーション結果と期待動作信号変化を比較する場合に、一方の信号の信号変化の時刻に幅を持たせて比較することができることにより、期待動作との不一致を選択でき、効率的に動作確認を行える論理回路検証システムを提供することにある。【効果】本発明によれば、効果的に動作確認が行える。
請求項(抜粋):
入力信号、出力信号及び内部信号間の依存関係を部分的に表現し、それから信号間の信号値の変化関係を抽出し、入力テストパターン及びシミュレーション結果或いは入力テストパターン及び期待値に対して、該信号間の信号値の変化関係が満たされているかを調べることを特徴とする論理回路検証方式。

前のページに戻る