特許
J-GLOBAL ID：200903022306041230
半導体メモリ装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-048644
公開番号（公開出願番号）：特開平5-251656
出願日： 1992年03月05日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 本発明は、半導体メモリ装置の主としてスタックトセル構造のメモリセル部分の構造と製造方法に関するもので、キャパシタ部のストレージノード電極などの形成において、その下地段差のためにエッチング残りやストレージノード電極の仕上がり寸法が小さくなるなどの悪影響を受けることを低減することを目的とするものである。【構成】 前記目的達成のため本発明は、半導体基板101上にスイッチングトランジスタを形成した上に形成する絶縁膜を、厚さが100nm程度以下の薄い絶縁膜107と400nm程度以上の厚い絶縁膜108との2層構造とし、その絶縁膜108を熱処理で平坦化し、コンタクトホール109を開孔し、そのコンタクトホール内壁に絶縁膜110を形成してから、キャパシタ部111、112、113を形成するようにしたものである。
請求項（抜粋）：
半導体基板上に形成されたスイッチングトランジスタの上に形成された第1の絶縁膜と前記第1の絶縁膜よりも厚い第2の絶縁膜と、前記第2、第1の絶縁膜にあけられたコンタクトホールと、前記コンタクトホール内壁に形成された第3の絶縁膜と、少なくとも前記コンタクトホール内に形成されたキャパシタのストレージノード電極と、該ストレージノード電極上に形成されたキャパシタの誘電体薄膜と該誘電体薄膜上に形成されたキャパシタのセルプレート電極とを具備することを特徴とする半導体メモリ装置。
IPC (2件)：
前のページに戻る
