応力注入マスクに基づく応力メモライゼーションにより歪みトランジスタを形成する方法

発明者： , ,
出願人/特許権者：
代理人 (3件)：鈴木正剛 , 佐野良太 , 村松義人
公報種別：公表公報
出願番号（国際出願番号）：特願2009-522783
公開番号（公開出願番号）：特表2009-545879
出願日： 2007年07月24日
公開日（公表日）： 2009年12月24日
要約：

高固有応力を有する注入マスクを用いることにより、付加的なリソグラフィステップを行わずに済む応力メモライゼーション技術(SMT)シーケンスが提供されうる。これにより、全体的なプロセス複雑度に実質的な影響を及ぼすことなく歪みソースを供給することができる。

請求項（抜粋）：

半導体層(103)内の、第1導電型のドーパント種を受け入れるとともに第1ゲート電極(105A)に隣接する第1領域を、特定の第1の固有応力を含む第1の注入マスク(109)により覆うステップと、第2ゲート電極(105B)に隣接するとともに前記第1注入マスク(109)には覆われていない第2領域に、第2導電型のドーパント種を注入するステップと、前記第1注入マスク(109)が配置された前記第1および第2領域をアニーリングするステップと、を含む方法。

IPC (6件)：

H01L 21/823 , H01L 27/088 , H01L 29/78 , H01L 21/336 , H01L 29/786 , H01L 21/266

FI (5件)：

H01L27/08 102B , H01L29/78 301S , H01L29/78 616L , H01L29/78 618Z , H01L21/265 M

Fターム (70件)：

5F048AA07 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BA16 , 5F048BB05 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BC03 , 5F048BC06 , 5F048BC16 , 5F048BC18 , 5F048BD01 , 5F048BF06 , 5F048BF16 , 5F048BG13 , 5F048DA25 , 5F048DA27 , 5F048DA30 , 5F110AA01 , 5F110AA04 , 5F110BB04 , 5F110BB05 , 5F110CC02 , 5F110DD11 , 5F110EE09 , 5F110EE32 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110GG02 , 5F110GG06 , 5F110HJ13 , 5F110HJ21 , 5F110HJ23 , 5F110HK05 , 5F110HM15 , 5F110NN24 , 5F110NN35 , 5F110NN62 , 5F110NN65 , 5F140AB03 , 5F140AC28 , 5F140AC32 , 5F140AC33 , 5F140BA01 , 5F140BA03 , 5F140BC06 , 5F140BD07 , 5F140BD09 , 5F140BF01 , 5F140BF04 , 5F140BG08 , 5F140BG09 , 5F140BG12 , 5F140BG14 , 5F140BG51 , 5F140BG52 , 5F140BG53 , 5F140BG54 , 5F140BH14 , 5F140BH27 , 5F140BJ01 , 5F140BJ08 , 5F140BK09 , 5F140BK10 , 5F140BK13 , 5F140BK21 , 5F140CB04

引用特許：

審査官引用 (1件)

半導体装置の形成方法
公報種別：公開公報出願番号：特願2004-069814 出願人：三星電子株式会社

前のページに戻る